## (19) 日本国特許庁 (JP)

## ①特許出願公開

## ⑩公開特許公報(A)

昭57-84614

⑤Int. Cl.³ H 03 H 19/00 識別記号

庁内整理番号 8124-5 J ❸公開 昭和57年(1982)5月27日

発明の数 3 審査請求 未請求

(全 6 頁)

図デジタル的にスイツチ動作されるコンデンサ を有する二重チヤンネル・フイルタ

顧 昭56-148007

②出 願 昭56(1981)9月21日

優先権主張 ②1980年 9 月22日③米国(US) ③189709

⑦発 明 者 ケント・アール・カラハン アメリカ合衆国ワシントン9820 4エバレツト142番プレイス・エ ス・イー5704

①出 願 人 アメリカン・マイクロシステム ズ・インコーボレイテツド アメリカ合衆国カリフオルニア 95051サンタ・クララ・ホーム ステツド・ロード3800

個代 理 人 弁理士 小橋一男 外1名

明細質

1. 発明の名称

20特

アジタル的にスイッチ動作されるコンアン サを有する二重チャンネル・ブイルタ

- 2. 特許請求の範囲
  - 1. 時間に関し指数的に変化する電圧を生成する方法において、
    - (4) 基準電圧を発生させ、
    - (b) 前記基準電圧を第1中間コンデンサ内にストアさせ、
    - (e) 前配中間コンデンサを出力コンデンサに放 電させると同時に前記基準電圧を第 2 中間 コンデンサ内にストアさせ、
    - (d) 前配第 2 中間 コンデンサ を前配出力コンデンデンサ に放電させると同時に前配基準電圧を前配第 1 中間 コンデンサ内にストアさせ、
    - (e) 上記ステップ (e) 及び (d) を交互 に繰り返し実施して、前配出カコンデンサに略々指数的に上昇する 電圧を生成させる 万法。
  - 2. アジタル的にスイッチ動作されるコンデン

3. 上記第2項に配載したフィルタにおいて、 前配スイッチ動作されるコンデンサを有する 抵抗等価物の各々が、第2プレートが接地接 記された中間コンデンサの第1プレートと前 記入力端子との間に接続された第1スイッチ 手段を具備すると共に、前配中間コンデンサ の前配第1プレートと前記出力端子との間に 接続された第2スイッチ手段を具備したフィ

特開昭57-84614(2)

ルタ。

- 5. 上記第2項乃至第4項の何れか1項において、前記入力端子には抵抗分圧器で発生された基準電圧が印加されるフィルタ。
- 6. 時間に関し指数的に変化する電圧を生成する構造体において、入力端子、出力端子、前配出力端子と接地との間に接続された出力コンデンサ、前配入力端子と前配出力端子との

かいて、前記スイッチ手段が MOS 電界効果型 トランジスタである構造体。

3. 発明の評細な説明

本発明は、スイッチ動作されるコンデンサを 有するフィルターに関するもので、更に詳細に は電子装置に使用され指数的包絡線電圧を生成 するのに使用するスイッチ動作されるコンテン サを有するフィルターに関するものである。

 

- 7. 上記第6項に記載した構造体において、前 記第1スイッチ手段及び第4スイッチ手段が 2個の非重量型クロックペルスの1万で制御 され、かつ前配第3スイッチ手段が前記2個 の非重量型クロックペルスの他方で制御され る構造体。
- 8. 上配第6項又は第7項に記載した構造体に

に接続された抵抗 31 及び 32 で構成した分圧器 を用いるととである。第1図の回路を動作させ るのに必要な2つの非重量型クロック信号を第 2 図に示してあり、夫々も及びるで示してある。 第1図の回路に使用したスイッチはMOSFETトラ ンジスタ 11 及び 12 で示してあるが、任意の選 当なスイッチ手段を使りことも可能である。第 1 図の回路を操作する場合に、最初にコンデン サ 13 及び 14 に現われる電圧はゼロである。 敢 初のクロック周期の前半に於いてはるが高であ り、スイツチ 11 はオンされ コンデンサ 13 (容 量値 C, を有する ) スイッチ 11 を介して節点 23 に印加された電圧 V<sub>ref</sub> に充電される。コン デンサ 13 にストアされる電荷量は単に C<sub>1</sub>V<sub>ref</sub> である。最初のクロック周期の後半部に於いて は、〆が高でありるが低である。この為れスイ ッチ 11 はオフし、スイッチ 12 はオンする。従 つて、コンアンサ 13 に書えられた電荷は飽かれ たスイツチ12によつて与えられる導通路を介し てコンデンサ14 (容量値 C2 を有する)と電荷分

割を行なり。その鮎果、コンデンサ14に得られ る電圧は Q/(C1+C2) 乃至 [C1/(C1+C2)]Vraf である。次いで、〆が低になり、〆が高になる。 との第2のクロック周期の前半部に於いては、 コンデンサ 13 はスイッチ 11 を介して電圧V-af に再び充電される。第2クロック周期の後半部 に於いては、すが低になりすが高になるので、 コンテンサ13にストアされた電荷は再びコンテ ンサ14と分割されることになる。従つて、コン C<sub>2</sub>)<sup>2</sup>]V<sub>ref</sub> となる。節点 22 で得られる電圧の時 間的変化の状態を図示したものが第3図である。 ととで注意すべきととは、最初のステップは比 敷的大きいが徐々にクロツクサイクルが進むに 従つてステップは段々と小さくなつて居り、そ の結果節点22に於ける電圧上昇は略指数的曲線 となつている。

第1 図の回路と等価なRC回路を第4 図に示してある。端子 23 には基準電圧が印加され、コンテンサ 14 は抵抗 45 を介して充電される。その

有する抵抗等価の回路を使用することが望まし い。

第1四に示した従来回路に於ける1つの欠点 はMOSFETトランシスタに固有の寄生容量に起因 するものである。とのような寄生容量は、第1 図に於いて MOSFET 12 のケート 9 とドレイン 10 との間に現われるコンテンサ 15 として点線 で示してある。従つて、コンデンサ 15 と電荷分 割が行なわれる為に、コンテンサ 14 にストアさ れ節点 22 で得られる出力電圧が劣化される。故 に、第10ロック周期の後に、すが低になりス イッチ 12 がオフされると、コンテンサ14上代得 られる実際の電圧は略 [ C<sub>1</sub>C<sub>2</sub>/(C<sub>1</sub>+C<sub>2</sub> )(C<sub>2</sub>+ C<sub>5</sub>)]V<sub>raf</sub> に 等しくなる。ととで、 C<sub>5</sub> は 寄生容 量 15 の容量値である。このようを電圧劣化は \* ピックオフ "と呼称される。このようなピッ クオフは、コンデンサ14上にノイズ成分を生成 し、このノイズ成分は節点 22 上に現われる。ピ ックオフの周波数はサンプリング周波数faと向 じである。

給果、端子22上には時間の経過と共に指数的に 変化する電圧が現われる。第1図の回路はこの RC 回路を近似したものできつて、抵抗に等価を コンアンサ13を使用したものである。第1 図の 回路の時定数は tC₂/C, であつて、ここで t はク ロックペルスも及びるの周期である。従つて、 スイッチ動作されるコンデンサを有する等価回 路の時定数は単にす及びすの周期を変えること によつて変化させるととが可能である。更に、 MOS集積回路に於いては、製造上の制限がある 為に抵抗値を高精度に制御するととは困難であ るが、容量値の比を高精度に制御することが可 能である。何故ならは、コンデンサの寸法を制 御することは極めて容易であり、絶縁層の厚さ は各半導体チップ全面に設つて極めて一様性が 高いからである。遅い指数電圧を生成する為に 必要とされる高抵抗能は半導体チップ上の過大 の面積を必要とするので実際的ではない。これ らの理由の為に、 MOS 分野に於いては単純な RC回路よりもスイッチ動作されるコンデンサを

本発明は以上の点に匿みなされたものであつ て、従来技術の欠点を解悄し性能を向上させた スイッチ動作されるコンデンサを有するフィル ターを提供することを目的とするものである。 本発明は、2つの並列接続され異なつた位相で 動作され、スイッチ動作されるコンテンサを有 する電荷ポンプを利用するものである。との為 に出力電圧のステップ( 階段) 周波数は2倍に なり、その結果、より滑らかな指数的電圧変化 を超こさせることを可能としている。従つて、 本発明の回路ではより高いサンプリング周波数 となつている為に、従来の回路よりも出力電圧 のフィルター条件はより緩和されており、出力 **亀圧ステップの大きさが減少されるので出力信** 母のノイズ効果を減少することを可能にしてい る。ノイズの周波数も2倍になるので、可聴周 波数領域から更に進さけられることになる。と の事も出力フィルター条件をより櫻和するとと れ なる。本 回路のフィルターへの入 力信 号が A.C. 信号である場合には、サンプリング周波数

特開昭57-84614(4)

はより高いので、量子化維育に基づく出力信号 に与える影響が減少される。更に、本発明は従 来回路よりも電力散逸を一層低下させた回路を 提供するものである。又、本発明に於いては、 論理状態間に於いて各クロックがスイッチする ので、寄生容量に基づく出力電圧に於ける変化 は除去されており、従つてピックオフも取り除 かれている。

以下、添付の図面を参考に本発明の具体的実施の態様につき説明する。第 5 図は、本発明に基づいて構成した二重チャンネルでデジタル的にスイッチ動作されるコンデンサを有するフィルターを示している。とこれ於いても、抵抗31 及び 32 で構成される分圧器が節点23に印加される基準電圧 V<sub>ref</sub> の供給源として示されている。勿論、この基準電圧は任意の方法で与えることが可能である。 MOS トランジスタスイッチ 11 及び 12、コンデンサ 13 及び 14 は、第 1 図の従来の回路と同一の回路を構成している。 しかしながら、本実施例に於いては、この過路と

スイッチ 111 がオンされ、その結果コンデンサ 113 が電圧 V<sub>ref</sub> に充電される。第 2 クロック 周期の前半部において、 d は高であり、 d は低である。 この為に、 MOSFET スイッチ 11 は再びオンされ、コンデンサ 13 を電圧 V<sub>ref</sub> に充電させる。 更に、 端子 121 には d が印加されて高になるので、 MOSFET スイッチ 112 はオンされコンデンサ 113 に書えられた電荷はコンデンサ 14 の充電局 波数は d 及び d のクロック 周被数の 2 倍である。

コンデンサ 14 上に生成され 鑑子 22 に 行られる出力電圧を第 6 図に示してある。充電コンデンサ 14の 周波数は 2fg に等しいので、節点 22 に於ける出力電圧は、第 1 図の従来 回路に於いては 1 ステップであつたのに対し、 クロック Φ 及び Φ の あ の 第 6 図に示した如く、 ステップが 2 倍に増えて ある。第 6 図に示した如く、 ステップが 2 倍に増えて か、コンデンサ 13 及び 113 の各々が移動値 ½ C1 を有するので第 1 図の回路の出力よりもより小さな電圧増加量を示している。従って

並列に接続して第 2 のスイッチ動作されるコン デンサを有する電荷ポンプ回路が接続されてお り、この第 2 の回路は、 MOS トランジスタスイ ッチ 111 及び 112 とコンデンサ 113 とで構成さ れている。

第 5 図の回路の動作につき説明すると、コンデンサ 13 、14 及い 113 上の電圧は最初総ですってある。コンデンサ13と 113 とは同じ値を有しており、各々 ½ C1、であつて、とこで C1 は第 1 図のコンデンサ13の容量値である。前半のクラカに於いて、すは高となるので、MOSFETスインチ11 はオンされ、コンデンサ13 を電圧 Vrefに充電させる。この第 1 クロンク周期の後半部に於いて、すは高となるので、MOSFETスインチ12 はオンされコンデンサ13 に書えられた電け、第 1 図の従来回路の場合と同様に、コンデンサ14 と分割される。しかしなから、端子120 はずによつて高となつているので、MOSFET

盤子 22 を介して出力コンデンサ 14 から得られる出力電圧は、従来技術の回路から得られる出力電圧よりも一層滑らかであり、しかも向機を指数的波形を維持している。この為に、本発明の回路においては第 1 図の従来技術の回路においては第 1 図の従来技術の回路において場合を数は基本的に倍増されているので、入力端子 23 に印加される人力信号がある。 1 で、入力に信号である場合には、従来技術の回路よりも量子化雑音の可能性も又減少されている。

本発明の2重チャンネルフィルターを使用した場合に符られる別の利点としては、 回路の電力散逸を減少可能であるということである。 再び第 1 図を参照して説明すると、 抵抗 31 及び 32 よりなる分圧器によつて基準電圧 V<sub>ref</sub>を発生させる場合には、 この分圧器を通つて定電流が流れる。抵抗 31 の抵抗値は B であり、 MOSFET スイッチ11 の抵抗は Bq である。 が高( 即ち、スイッチ11 がオン) の間に、 コンデンサ 13 が完全に電圧 V<sub>ref</sub> (約 2.2 時定数)に充電されない場合には、

**持期昭57~84614(5)** 

第1図の回路は適切に機能するととはない。コ ンデンサ13の充電時定数は (R+Ra)C, であるの で、R又はCaを減少させることによつて時定数 を減少させることが可能である。尚、Raは極め て低く又製造工程に強く依存する。抵抗Rを減っ 少させると電力消費が増加されて望ましくない。 コンデンサ13の容量値を減少することが可能で あるが、コンデンサ13と14の容量値の比、即 ちフィルター特性を所定の値に維持する為には コンデンサ14の容量をも減少させることを必要 とする。しかしながら、コンデンサ 14 の容量値 を減少させることは、寄生容量15の影響をより 強くし、彌強ノイズをより大きくし、MOSFET ス イッチ12のオン・オフ操作に関連してより多く のノイズが発生されるのでピックオフノイズを 増加させることとなる。

上記したよりな問題点は本発明回路を使用することによって解消可能である。再び第 5 図につき説明すると、コンデンサ 13 と 113 とは各々容量位 1-C1 を有している。従つて、第 1 図の従

22と論理状態低との間には常に1個の寄生コン アンサが接続されている。これによつて、 6及 びるが論理状態高と論理状態低との間をスイッ チする場合に寄生コンデンサに基づく出力端子 22上の出力能圧に与える影響を効果的に取り除いており、従つてピックオフ効果を完全に除去 している。

以上本発明の具体的実施の態様に付き詳細に説明したが、本発明はとれら具体例に限定されるべきものではなく、本発明の技術的範囲を逸脱するととなく種々の変形例が可能なものである。

## 4. 図面の簡単な説明

第1 図は従来の単チャンネルのアジタル的にスイッチ動作されるコンアンサを有するフィルターの回路図、第2 図は第1 図の回路を動作するのに必要なクロックペルスの説明図、第3 図は第1 図の出力コンアンサに充電される電圧の時間的変化を示したグラフ図、第4 図は第1 図のスイッチ動作されるコンアンサを有するフィル

来回路のものと同じ彼の抵抗31を用いた場合、本発明回路の各テヤンネルの時定数は 12 に減少される。 従つて、コンデンサ 13 及び 113 を充電するのに要する時間は従来技術の回路に比べて減少されており、電力消費を増加させることがなく又出力電圧のノイズ成分を増加させることもない。

本発明では又従来技術の回路に比べてピックオフノイズも減少されている。第 1 図に示した従来回路に於いては、MOSFET スイッチ12の寄生コンデンサ 15 がコンデンサ 14 の電荷を劣化させていた。端子 21 に印加される が 論理状態低の間をスイッチする。第 5 図の日路に決いては、出力端子22と が及びする。第 5 図の日路に接続されて2 つの寄生コンデンサ15 及び 115 が接続されて形成されている。 に 1 個の寄生コンデンサが接続されており、又出力端子22と論理状態高との間には常に 1 個の寄生コンデンサが接続されており、又出力端子22と論理状態高との間には常に 1 個の寄生コンデンサが接続されており、又出力端子22と論理状態高との間には常に 1 個の寄生コンデンサが接続されており、又出力端子

ター回路と等価な BC 回路の回路 B、第 5 図は本 発明に基づく二重チャンネルのデジタル的にス イッチ動作されるコンデンサを有するフイルタ 一の回路 B、第 6 図は第 5 図の回路のコンデン サ14に書えられる電圧の時間的変化を示したク ラフ図、である。

13.14.113 : コンデンサ

11,12,111,112 : MOS トランジスタスイツチ

20,21: 節点 22: 出力端子

23:入力强子

特許 出願人 アメリカン マイクロシステムズ インコーポレイテツド

代理人小糖一男

